crossroadSM_FPGA

Incidence matrix:

 0  0  0 -1  0  1  0  0  0  0  0  0  0  0  0  0  0  0  0  0  0  0  0  0  0  0 -1  1 -1  1  0  0
 0 -1  0  0  1 -1  0  0  0  0 -1  0  0  0  0  0  0  0  1  0  0  1  0  0  0  0  0  0  0  0  0  0
 1  0  0  0  0  0  0  0  0  1  0  0  0  0  0  0  0  0 -1  0  0 -1  0  0  0  0  0  0  0  0  0  0
-1  0  1  0  0  0  0  0  0 -1  0  1  0  0  0  0  0  0  0  0  0  0  0  0  0  0  0  0  0  0  0  0
 0  1 -1  0  0  0  0  0  0  0  1 -1  0 -1  0  0  0  0  0  0  0  0  1  0  1 -1  0  0  0  0  1 -1
 0  0  0  0  0  0  0  0  0  0  0  0  1  0  0  0  0  0  0  0  0  0 -1  0  0  0  0  0  0  0  0  0
 0  0  0  0  0  0  0  0  0  0  0  0 -1  0  1  0  0  0  0  0  0  0  0  0 -1  1  0  0  0  0 -1  1
 0  0  0  0  0  0  0 -1  0  0  0  0  0  1 -1  0 -1  0  0  0  1  0  0  1  0  0  0  0  0  0  0  0
 0  0  0  0  0  0  1  0  0  0  0  0  0  0  0  1  0  0  0  0 -1  0  0 -1  0  0  0  0  0  0  0  0
 0  0  0  0  0  0 -1  0  1  0  0  0  0  0  0 -1  0  1  0  0  0  0  0  0  0  0  1 -1  0  0  0  0
 0  0  0  0 -1  0  0  1 -1  0  0  0  0  0  0  0  1 -1  0  1  0  0  0  0  0  0  0  0  0  0  0  0
 0  0  0  1  0  0  0  0  0  0  0  0  0  0  0  0  0  0  0 -1  0  0  0  0  0  0  0  0  1 -1  0  0

Note: columns represent places and rows represent transitions of the net.

Places: A1G, A1R, A1Y, A2G, A2R, A2Y, A3G, A3R, A3Y, B1G, B1R, B1Y, B2G, B2R, B2Y, B3G, B3R, B3Y, A1YR, A2YR, A3YR, B1YR, B2YR, B3YR, A4,5G, A4,5R, A6,7G, A6,7R, B4,5G, B4,5R, B6,7G, B6,7R
Transitions: T0, T1, T2, T3, T4, T5, T6, T7, T8, T9, T10, T11
Initial marking: [ 01010001001001001000000001101001 ]
Benchmark: "CrossroadSM version implemented in FPGA (Virtex 5)"
Author: Sylwia Marynowska
Designed by: Sylwia Marynowska
Date of creation: 2015.11.23
Last modification: 2015.11.23
Target: controller (application/FPGA)
Classification: Marked Graphs
Safe: TRUE
hippo
© 2005-2018 Hippo System.
Users online: ? | Petri nets: 242